求助：a/d和dsp接口电路如何连接？具体的型号是saa7113h和tms320c6113dsk.

有关dsp的一些问题收录2008-09-17 21:53以下内容是转载者从网络资源中整理得到，都是很实用的东西，向原作者表示衷心的感谢！问：用dsp开发的系统跟用普通单片机开发的系统相比，有何优势？dsp一般适用于开发什么样的系统？其开发周期、资金投入、开发成本如何？与dsp的接口电路是否还得用专门的芯片？答：1.性能高；2.适合于速度要求高的场合；3.开发周期一般6个月，投入一般要一万元左右；4.不一定，但需要速度较高的芯片。问：dsp的电源设计和时钟设计应该特别注意哪些方面？外接晶振选用有源的好还是无源的好？答：时钟一般使用晶体，电源可用ti的配套电源。外接晶振用无源的好。问：系统调试时发现纹波太大，主要是哪方面的问题？答：如果是电源纹波大，加大电容滤波。问：请问我用5v供电的有源晶振为dsp提供时钟，是否可以将其用两个电阻进行分压后再接到dsp的时钟输入端，这样做的话，时钟工作是否稳定？答：这样做不好，建议使用晶体。问：5v/3.3v如何混接？答：ti dsp的发展同集成电路的发展一样，新的dsp都是3.3v的，但目前还有许多外围电路是5v的，因此在dsp系统中， 经常有5v和3.3v的dsp混接问题。在这些系统中，应注意： 1)dsp输出给5v的电路（如d/a），无需加任何缓冲电路，可以直接连 接。 2)dsp输入5v的信号（如a/d），由于输入信号的电压>4v，超过了dsp的电源电压，dsp的外部信号没有保护电路，需要加缓冲，如 74lvc245等，将5v信号变换成3.3v的信号。 3)**器的jtag口的信号也必须为3.3v，否则有可能损坏dsp。 问：一个多dsp电路板的时钟，如何选择比较好？dsp电路板的硬件设计和系统调试时的时序问题？答：建议使用时钟芯片，以保证同步。硬件设计要根据dsp芯片的时序，选择外围芯片，根据时序设定等待和硬件逻辑。问：dsp主板设计的一般步骤是什么？需要特别注意的问题有哪些？答：1.选择芯片；2.设计时序；3.设计pcb。最重要的是时序和布线。问：在设计dsp的pcb板时应注意哪些问题？答：1.电源的布置；2.时钟的布置；3.电容的布置；4.终端电路；5。数字同模拟的布置。问：在硬件设计阶段如何消除信号干扰（包括模拟信号及高频信号）？应该从那些方面着手？答：1.模拟和数字分开；2.多层板；3.电容滤波。问：在电路板的设计上，如何很好的解决静电干扰问题。答：一般情况下，机壳接大地，即能满足要求。特殊情况下，电源输入、数字量输入串接专用的防静电器件。问：dsp板的电磁兼容（emc）设计应特别注意哪些问题? 答：正确处理电源、地平面，高速的、关键的信号在源端串接端接电阻，避免信号反射。问： 用电感来隔离模拟电源和数字电源，其电感量如何决定？是由供电电流或噪音要求来决定吗？有没有计算公式？答：电感或磁珠相当于一个低通滤波器，直流电源可以通过，而高频噪声被滤除。所以电感的选择主要决定于电源中高频噪声的成分。问：能否介绍板上高频信号布局（layout）时要注意的问题以及数字信号对模拟信号的影响问题？答：数字信号对模拟信号的干扰主要是串扰，在布局时模拟器件 应尽量远离高速数字器件，高速数字信号尽量远离模拟部分，并且应保证它们不穿越模拟地平面。问：能否介绍pcb布线对模拟信号失真和串音的影响，如何降低 和克服？答：有2个方面：1. 模拟信号与模拟信号之间的干扰：布线时模拟信号尽量走粗一些，如果有条件，2个模拟信号之间用地线间隔。2. 数字信号对模拟信号的干扰：数字信号尽量远离模拟信号，数字信号不能穿越模拟地。问：我想了解在信号处理方面dsp比fpga的优点。答：dsp是通用的信号处理器，用软件实现数据处理；fpga用硬件实现数据处理。dsp的成本便宜，算法灵活，功能强；fpga的实时性好，成本较高。问：请问减小电路功耗的主要途径有哪些？答：1.选择低功耗的芯片；2.减少芯片的数量；3.尽量使用idle。问：dsp会对原来的模拟电路产生什么样的影响？答：一方面dsp用数字处理的方法可以代替原来用模拟电路实现的一些功能；另一方面，dsp的高速性对模拟电路产生较大的干扰，设计时应尽量使dsp远离模拟电路部分。问：设计dsp系统时，我用c6000系列。dsp引脚的要上拉，或者下拉的原则是怎样的？我经常在设计时为某一管脚是否要设置上/下拉电阻而犹豫不定。答：c6000系列的输入引脚内部一般都有弱的上拉或者下拉电阻，一般不需要考虑外部加上拉或者下拉电阻，特殊情况根据需要配置。问：我正在使用tms320vc5402，通过hpi下载代码，但c5402的内部只提供16k字的存储区，请问我能通过hpi把代码下载到它的外部扩展存储区运行吗？答：不行，只能下载到片内。问：电路中用到dsp，有时当复位信号为低时，电压也属于正常范围，但dsp加载程序不成功。电流也偏大，有时时钟也有输出。不知为什么？答：复位时无法加载程序。问：原来的dsp的程序需放在eprom中，但eprom的速度难以和dsp匹配。现在是如何解决此问题的？答：用bootload方法解决。问：请问如何通过**器把。hex程序直接烧到flash中去?所用dsp为5402是否需要自己另外编写一个烧写程序， 如何实现? 答：直接写.out。是dsp中写一段程序，把主程序写到flash中。问：dsp的硬件设计和其他的电路板有什么不同的地方？答：1.要考虑时序要求；2.要考虑emi的要求；3.要考虑高速的要求；4.要考虑电源的要求。问：dsp数据缓冲，能否用sdram代替fifo？答：不行。问：adc或dac和dsp相连接时，要注意什么问题？比如匹配问题，以保证a/d采样稳定或d/a码不丢失。答：1. 接口方式：并行/串行；2. 接口电平，必须保证二者一致。问：为什么片内ram大的dsp效率高？答：目前dsp发展的片内存储器ram越来越大，要设计高效的dsp系统，就应该选择片内ram较大的dsp。片内 ram同片外存储器相比，有以下优点：<!--[if !supportl**ts]-->l 片内ram的速度较快，可以保证dsp无等待运行。 <!--[endif]--><!--[if !supportl**ts]-->l 对于c2000/c3x/c5000系列，部分片内 存储器可以在一个指令周期内访问两次，使得指令可以更加高效。<!--[endif]--><!--[if !supportl**ts]-->l 片内ram运行稳定，不受外部的干扰影响，也不会干扰外部。<!--[endif]--><!--[if !supportl**ts]-->l dsp片内多总线， 在访问片内ram时，不会影响其它总线的访问，效率较高。<!--[endif]-->问：如何选择dsp的电源芯片？答：tms320lf24xx：tps7333qd，5v变3.3v，最大 500ma。 tms320vc33： tps73hd318pwp，5v变3.3v和1.8v，最大 750ma。 tms320vc54xx：tps73hd318pwp，5v变3.3v和1.8v，最大750ma；tps73hd301pwp，5v 变3.3v和可调，最大750ma。 tms320vc55xx：tps73hd301pwp，5v变3.3v和可调，最大 750ma。tms320c6000： pt6931，tps56000，最大3a。 问：软件等待的如何使用？ 答：dsp的指令周期较快，访问慢速存储器或外设时需加入等待。等待分硬件等待和软件等待，每一个系列的等待不完全相同。 1)对于 c2000系列： 硬件等待信号为ready，高电平时不等待。 软件等待由wsgr寄存器决定，可以加入最多7个等待。其中程序存储器和数据存储器及 i/o可以分别设置。2)对于c3x系列： 硬件等待信号为/rdy，低电平是不等待。 软件等待由总线控制寄存器中的sww和wtcny决定，可以加 入最多7个等待，但等待是不分段的，除了片内之外全空间有效。 3)对于c5000系列： 硬件等待信号为ready，高电平时不等待。 软件等待由 swwcr和swwsr寄存器决定，可以加入最多14个等待。其中程序存储器、控制程序存储器和数据存储器及i/o可以分别设置。 4)对于c6000系 列（只限于非同步存储器或外设）： 硬件等待信号为ardy，高电平时不等待。 软件等待由外部存储器接口控制寄存器决定，总线访问外部存储器或设备的时序可以设置，可以方便的同异步的存储器或外设接口。 问：dsp的最高主频能从芯片型号中获得吗？ 答：ti的dsp最高主频可以从芯片的型号中获得，但每一个系列不一定相同。 1） tms320c2000系列：<!--[if !supportl**ts]-->l tms320f206－最高主频20mhz。<!--[endif]--><!--[if !supportl**ts]-->l tms320c203/c206－最高主频40mhz。<!--[endif]--><!--[if !supportl**ts]-->l tms320f24x－最高主频 20mhz。<!--[endif]--><!--[if !supportl**ts]-->l tms320lf24xx－最高主频30mhz。<!--[endif]--><!--[if !supportl**ts]-->l tms320lf24xxa－最高主频40mhz。 <!--[endif]--><!--[if !supportl**ts]-->l tms320lf28xx－最高主频150mhz。 <!--[endif]-->2)tms320c3x系列： <!--[if !supportl**ts]-->l tms320c30：最高主频25mhz。 <!--[endif]--><!--[if !supportl**ts]-->l tms320c31pql80：最高主频 40mhz。 <!--[endif]--><!--[if !supportl**ts]-->l tms320c32pcm60：最高主频30mhz。<!--[endif]--><!--[if !supportl**ts]-->l tms320vc3**ge150：最高主频 75mhz。<!--[endif]-->3)tms320c5000系列： <!--[if !supportl**ts]-->l tms320vc54xx：最高主频160mhz。<!--[endif]--><!--[if !supportl**ts]-->l tms320vc55xx：最高主频 300mhz。<!--[endif]-->4)tms320c6000系列： <!--[if !supportl**ts]-->l tms320c62xx：最高主频300mhz。<!--[endif]--><!--[if !supportl**ts]-->l tms320c67xx：最高主频 230mhz。 <!--[endif]--><!--[if !supportl**ts]-->l tms320c64xx：最高主频720mhz。 <!--[endif]-->问：dsp可以降频使用吗？答：可以，dsp的主频均有一定的工作范围，因此dsp均可以降频使用。 问：如何选择外部时钟？答： dsp的内部指令周期较高，外部晶振的主频不够，因此dsp大多数片内均有pll。但每个系列不尽相同。1)tms320c2000系列：tms320c20x：pll可以÷2，×1，×2和×4，因此外部时钟可以为 5mhz－40mhz。 tms320f240：pll可以÷2，×1，×1.5，×2，×2.5，×3，×4，×4.5，×5和×9，因此外部时钟可以 为2.22mhz－40mhz。 tms320f241/c242/f243：pll可以×4，因此外部时钟为 5mhz。 tms320lf24xx：pll可以由rc调节，因此外部时钟为4mhz－20mhz。 tms320lf24xxa：pll可以由rc调 节，因此外部时钟为4mhz－20mhz。2)tms320c3x系列：tms320c3x：没有pll，因此外部主频为工作频率的2倍。 tms320vc33：pll可以÷2，×1，×5，因此外部主频可以为12mhz－100mhz。 3)tms320c5000系列：tms320vc54xx：pll可以÷4，÷2，×1-32，因此外部主频可以为 0。625mhz－50mhz。 tms320vc55xx：pll可以÷4，÷2，×1-32，因此外部主频可以为 6。25mhz－300mhz。4)tms320c6000系列： tms320c62xx：pll可以×1，×4，×6，×7，×8，×9，×10和 ×11，因此外部主频可以为11.8mhz－300mhz。 tms320c67xx：pll可以×1和×4，因此外部主频可以为 12.5mhz－230mhz。 tms320c64xx：pll可以×1，×6和×12，因此外部主频可以为30mhz－720mhz。问：如何选择dsp的外部存储器？答： dsp的速度较快，为了保证dsp的运行速度，外部存储器需要具有一定的速度，否则dsp访问外部存储器时需要加入等待周 期。1)对于c2000系列： c2000系列只能同异步的存储器直接相接。 c2000系列的dsp目前的最高速度为150mhz。建议可以用的存储 器 有： cy7c199-15：32k×8，15ns，5v； cy7c1021-12：64k×16，15ns，5v； cy7c1021v33-12：64k×16，15ns，3.3v。 2) 对于c3x系列： c3x系列只能同异步的存储器直接相接。 c3x系列的dsp的最高速度，5v的为40mhz，3.3v的为75mhz，为保证dsp 无等待运行，分别需要外部存储器的速度<25ns和<12ns。建议可以用的存储器有： rom： am29f400-70：256k×16，70ns，5v，加入一个等 待； am29lv400-55(sst39vf400)：256k×16，55ns，3.3v，加入两个等待（目前没有更快的 flash）。 sram： cy7c199-15：32k×8，15ns，5v； cy7c1021-15：64k×16，15ns，5v； cy7c1009-15：128k×8，15ns，5v； cy7c1049-15：512k×8，15ns，5v； cy7c1021v33-15：64k×16，15ns，3.3v； cy7c1009v33-15：128k×8，15ns，3.3v； cy7c1041v33-15：256k×16，15ns，3.3v。3) 对于c54x系列： c54x系列只能同异步的存储器直接相接。 c54x系列的dsp的速度为100mhz或160mhz，为保证dsp无等待运行，需 要外部存储器的速度<10ns或<6ns。建议可以用的存储器 有： rom： am29lv400-55(sst39vf400)：256k×16，55ns，3.3v，加入5或9个等待（目前没有更快的 flash）。 sram： cy7c1021v33-12：64k×16，12ns，3.3v，加入一个等 待； cy7c1009v33-12：128k×8，12ns，3.3v，加入一个等待。 4)对于c55x和c6000系列： ti的dsp中只有 c55x和c6000可以同同步的存储器相连，同步存储器可以保证系统的数据交换效率更 高。 rom： am29lv400-55(sst39vf400)：256k×16，55ns，3.3v。 sdram： hy57v651620btc- 10s：64m，10ns。 **sram： cy7c1329-133ac，64k×32； cy7c1339-133ac，128k×32. fifo：cy7c42x5v- 10asc，32k/64k×18。问：dsp芯片有多大的驱动能力？答： dsp的驱动能力较强，可以不加驱动，连接8个以上标准ttl门。 问：如何调试多片dsp？答：对于有mpsd**口的dsp（tms320c30/c31/c32），不能用一套**器同时调试，每次只能调试其中的一个 dsp； 对于有jtag**口的dsp，可以将jtag串接在一起，用一套**器同时调试多个dsp，每个dsp可以用不同的名字，在不同的窗口中调试。 注意：如果在jtag和dsp间加入驱动，一定要用快速的门电路，不能使用如ls的慢速门电路。 问：在dsp系统中为什么要使用cpld？答： dsp的速度较快，要求译码的速度也必须较快。利用小规模逻辑器件译码的方式，已不能满足dsp系统的要求。 同时，dsp系统中也经常需要外部快速部件的配合，这些部件往往是专门的电路，有可编程器件实现。 cpld的时序严格，速度较快，可编程性好，非常适合于实现译码和专门电路。 问：什么是dsp的boot loader？答： dsp的速度尽快，eprom或flash的速度较慢，而dsp片内的ram很快，片外的ram也较快。为了使dsp充分发挥它的能力，必须将程序代码放在ram中运行。为了方便的将代码从rom中搬到ram中，在不带flash的dsp中，ti在出厂时固化了一段程序， 在上电后完成从rom或外设将代码搬到用户指定的ram中。此段程序称为"boot loader"。 问：dsp为什么要初始化？答： dsp在reset后，许多的寄存器的初值一般同用户的要求不一致，例如：等待寄存器，sp，中断定位寄存器等，需要通过初始化 程序设置为用户要求的数值。 初始化程序的主要作用： 1)设置寄存器初值。 2)建立中断向量表。 3)外围部件初始化。 问：电平变换都有哪些方法？答： 1，总线收发器（bus transceiver）： 常用器件： sn74lvth245a（8位）、 sn74lvth16245a（16位） 特点：3.3v供电，需进行方向控制， 延迟：3.5ns，驱动：-32/64ma， 输入容限：5v 应用： 数据、地址和控制总线的驱动 2，总线开关（bustch） 常用器件：sn74cbtd3384（10位）、sn74cbtd16210（20位） 特 点：5v供电，无需方向控制 延迟：0。25ns，驱动能力不增加 应用：适用于信号方向灵活、且负载单一的应用，如mcbsp等外设信号的电平变 换 3，2选1切换器（1 of 2 multiplexer） 常用器件：sn74cbt3257（4位）、sn74cbt16292（12位） 特 点：实现2选1，5v供电，无需方向控制 延迟：0。25ns，驱动能力不增加 应用：适用于多路切换信号、且要进行电平变换的应用，如双路复用的 mcbsp 4，cpld 3.3v供电，但输入容限为5v，并且延迟较大：＞7ns，适用于少量的对延迟要求不高的输入信号 5，电阻分压 10kω和 20kω串联分压，5v×20÷（10＋20）≈3.3v 。问：未用的输入／输出引脚应如何处理？答： 1，未用的输入引脚不能悬空不接，而应将它们上拉活下拉为固定的电平 1)关键的控制输入引脚，如ready、hold等， 应固定接为适当的状态，ready引脚应固定接为有效状态，hold引脚应固定接为无效状态 2)无连接（nc）和保留（rsv）引脚，nc 引脚：除非特殊说明，这些引脚悬空不接，rsv引脚：应根据数据手册具体决定接还是不接3)非关键的输入引脚，将它们上拉或下拉为固定的电平，以降低功耗 2，未用的输出引脚可以悬空不接 3，未用的i/o引脚:如果缺省状态为输入引脚，则作为非关键的输入引脚处理，上拉或下拉为固定的电平；如果确省状态为输出引脚，则可以悬空不接。问：dsp的c语言同主机c语言的主要区别？答： 1)dsp的c语言是标准的ansi c，它不包括同外设联系的扩展部分，如屏幕绘图等。但在ccs中，为了方便调试，可以将数据通过printf命令虚拟输出到主机的屏幕上。 2)dsp的c语言的编译过程为，c编译为asm，再由asm编译为obj。因此c和 asm的对应关系非常明确，非常便于人工优化。 3)dsp的代码需要绝对定位；主机的c的代码有操作系统定位。 4)dsp的c的效率较高，非常适合于嵌入系统试试吧！希望能帮到你 20210311